当地时间4月23日，台积电在美国举办了“2025年北美技术研讨会”。会议上，台积电详细介绍了其先进技术的发展动向和行业面临的挑战与机遇，着重分析了由人工智能驱动的半导体技术升级、先进制程路线图、下一代节点验证和晶体管架构与材料创新等方面，旨在为未来智能计算基础设施提供有力支撑。

以下是语言润色后的内容： 以下为该会议的关键内容。

无需修改，返回原始内容：01

AI与半导体市场的紧密结合正在推动技术的创新和发展。随着人工智能技术的日益成熟，半导体行业正面临着新的挑战和机遇。半导体的高性能、低功耗和高可靠性是人工智能系统的关键组件，而人工智能技术也在推动半导体的设计和 manufacturing 进程的改进。

根据台积电发布的最新信息，半导体行业正迈入一个前所未有的扩张阶段，预计到2030年，全球半导体市场规模将跃迈到1万亿美元。推动这一增长的最重要因素是高性能计算（HPC）和人工智能（AI）应用的爆发式发展。

上图显示，台积电预测，到2030年，HPC/AI将占全球半导体市场的45%，成为主导应用平台。其次是智能手机，占25%；汽车电子占15%；物联网占10%；其他领域占5%。这种市场结构的变化表明，半导体市场正从以移动设备需求为中心，关键转变为以AI和高吞吐量计算工作负载为核心的创新驱动模式。

AI驱动的应用如何迅速加速对半导体的需求？从数据中心的AI加速器开始，这种增长扩展到AI个人电脑、AI智能手机、增强现实/虚拟现实（AR/XR）设备，以及更长期的应用，如机器人出租车和人形机器人。这些应用不仅在数量上不断增加，架构复杂度也在不断攀升，为半导体行业带来了极其巨大的需求压力。

到2029年，预计AI个人电脑的出货量将达2.8亿台，而AI智能手机的出货量则将在2025年前突破10亿部。到2028年，AR/XR设备的出货量将达到5亿台。

此外，像机器人出租车和人形机器人这样的下一代应用，预计到2030年，每年将需要250万个高性能芯片。这些数据明确表明，未来的芯片不仅需要具备更高的计算性能，还需要在能源效率、系统级集成和封装密度等方面取得突破性的进步。

台积电认为，这些新兴的AI驱动应用将大幅增加芯片的复杂性，对更紧密的集成提出更高要求，并推动制程创新， Ultimately driving the growth of the semiconductor industry. In their view, this is the fundamental path to achieving the vision of a 10 trillion US dollar semiconductor industry.

02

先进制程技术：N3、N2、A16、A14

没有需要润色的内容。

目前，台积电的N3系列（即3nm工艺）已包含已量产的N3和N3E，计划推出一系列的升级版本，包括N3P、N3X、N3A和N3C等，以满足不断增长的半导体需求。

台积电公布计划，于2024年第四季度启始生产基于性能增强型N3P（第三代3纳米级）工艺技术的芯片。N3P是N3E的继承产品，旨在满足需要提高性能同时保留3纳米级IP的客户端和数据中心应用需求。

台积电的N3P是N3E的光学微缩工艺，它保持了设计规则和IP的兼容性，同时在相同漏电流下性能提升5%，或在相同频率下功耗降低5%至10%，并且对于典型的逻辑、SRAM和模拟模块混合设计，晶体管密度提升4%。由于N3P的密度增益源于改进的光学器件，它能够在所有芯片结构上实现更好的扩展，尤其对高性能设计大量使用SRAM时具备特别的优势。N3P现已投入生产，因此该公司目前正在为其主要客户基于该技术开发产品。

与N3P相比，N3X有望在相同功率下提高最大性能5%，或在相同频率下降低功耗7%。然而，与N3P相比，N3X的主要优势在于，它支持高达1.2V的电压，这对于3nm级技术来说是极限值，将为需要它的应用程序，即客户端CPU，提供绝对最大频率（Fmax）。Fmax的代价是漏电功率高达250%，因此，芯片开发人员在构建基于N3X且电压为1.2V的设计时必须小心谨慎。N3X芯片预计将于今年下半年实现量产。

台积电路线图揭示了一些细微的变化。最新的路线图已延长至2028年，新增了N3C和A14两项技术。N3C是一种压缩版本，意味着良率学习曲线已经达到可以进一步优化工艺密度的阶段。

台积电将公开其下一代芯片制造工艺的最新进展。公司宣布，将于今年下半年开始量产N2芯片，这标志着台积电首次将全环绕栅极（GAA）纳米片晶体管技术应用于生产。

无需修改，返回原始内容：N2

N2（即2nm工艺），台积电最新的工艺技术，采用的纳米片或环绕栅极设计。相比前代技术，N2能够在相同的功耗情况下实现10%-15%的速度提升，或者在相同的速度情况下降低20%-30%的功耗。

与当前的N3E技术相比，N2技术的性能提高了10%-15%，功率消耗降低了25%-30%，同时晶体管密度增加了15%。台积电公布的信息表明，N2晶体管性能已经达到预期目标，256Mb SRAM模块的平均良率超过90%。随着N2技术逐渐进入量产阶段，其工艺成熟度也将进一步提高。台积电预计，在智能手机和高性能计算应用的推动下，2nm技术的流片数量在投产初期将超过3nm和5nm技术。

此外，台积电继续遵循其技术改进战略，推出了N2P作为N2系列的延伸项目。N2P基于N2的基础，进一步优化了性能和功耗表现，计划于2026年投入生产。台积电的技术攻关不仅止于N2P，还将继续推进，计划于N2之后，进入A16（即1.6nm）节点，继续推动半导体技术的进步。

输入的内容是一个纯数字，需要保持准确性，返回原本内容即可。

A16工艺的核心技术特点之一是超级电轨架构，即背面供电技术。通过将供电网络移至晶圆背面，这种技术能够释放更多正面布局空间，从而大大提升芯片的逻辑密度和整体效率。据台积电介绍，与N2P相比，A16在相同电压和设计条件下可实现8%-10%的性能提升；在相同频率和晶体管数量下，功耗则能降低15%-20%，密度提升范围为1.07-1.10倍。

台积电特别指出，A16工艺特别适合于设计信号路由复杂且供电网络密集的高性能计算（HPC）产品。按照计划，A16将于2026年下半年开始量产。

A14

全新A14制程技术的推出是本次研讨会的最大亮点。A14制程基于台积电领先的N2（2nm）制程，依托第二代GAA晶体管技术（NanoFLEX晶体管架构），实现了更快的计算和更高的能源效率，推动人工智能（AI）的转型，同时也将增进端侧AI功能，强化智能手机等应用的智能性。根据规划，A14预计将于2028年开始量产，截至目前进度顺利，良率表现优于预期。

03

先进封装技术与系统集成创新，推动产业升级和转型。

在先进封装领域，台积电也有多项重要的信息公布。

台积电推出了3DFabric平台，这是一套广泛的2.5D和3D集成技术，涵盖了CoWoS（Chip-on-Wafer-on-Substrate，晶圆上芯片再到基板）、InFO（Integrated Fan-Out，集成扇出）和SoIC（System on Integrated Chips，集成芯片系统）。这些平台旨在超越传统单片设计的扩展限制，支持基于小芯片的架构、高带宽内存集成和异构系统优化。

左侧是堆叠或芯片级/晶圆级集成的选项。SoIC-P采用微凸块技术，有效降低了间距至16微米。使用无凸块技术（SoIC-X），可以实现几微米的间距。台积电最初采用9微米工艺，现已投入6微米量产，并将继续推进改进，ultimately achieving a level of integration density similar to that of a single chip。

对于2.5/3D 集成，有许多选择。晶圆上芯片（CoWoS）技术既支持常见的硅中介层，也支持CoWoS-L，后者使用带有局部硅桥的有机中介层来实现高密度的互连。CoWoS-R则提供纯有机中介层。

集成扇出(InFO) 技术于 2016 年首次应用于移动应用领域。该平台已经全面扩展，现已支持汽车应用的开发和实现。

自2020年以来，台积电的晶圆系统集成技术（InFO-SoW）已成功应用于如Cerebras和特斯拉等公司的尖端产品中，其中特斯拉的Dojo超级计算机所搭载的晶圆级处理器就是这一技术的标志性产物。通过直接在整片硅晶圆上构建处理器，晶圆级设计实现了前所未有的核心间通信速度、性能密度以及能效，然而，这种技术的复杂度与成本也相应增加，限制了其广泛应用。

最新的晶圆系统（TSMC-SoW）封装技术获得更新，这项技术将规模扩展到晶圆级别。其中一种是先芯片（SoW-P）方法，即将芯片置于晶圆上，然后构建集成式电路板（RDL），将芯片连接在一起。另一种是后芯片（SoW-X）方法，即先在晶圆级别构建中介层，然后将芯片置于晶圆上。最后一种方法可以实现比标准光罩尺寸大40倍的设计。

台积电的SoIC（集成芯片系统）技术在延续摩尔定律方面发挥了关键作用，不是通过传统的单片缩放，而是采取基于小芯片的架构，结合高密度的3D异构集成技术。作为台积电3DFabric平台的基石之一，SoIC实现了无基板的3D堆叠，允许不同节点、功能和材料的裸片通过高密度的互连进行垂直集成。

台积电提供的图表还展示了当今典型的人工智能加速器应用，该应用通过硅中介层将单片SoC与高带宽存储器(HBM)存储器堆栈集成在一起。

台积电介绍了其他一系列高性能集成解决方案，包括用于HBM4的N12和N3制程逻辑基础裸晶（Base Die），运用COUPE紧凑型通用光子引擎技术的SiPh硅光子整合。

特别是在内存集成方面，台积电强调了CoW-SoW与HBM4（第四代高带宽内存）的结合潜力。HBM4拥有2048位的超宽接口，通过紧密集成于逻辑芯片中，有望解决AI及HPC工作负载对高带宽、低延迟内存的迫切需求。这种集成方式不仅能够极大地提高数据传输速度，还能够有效降低功耗，为持续增长的计算密集型应用提供了理想的解决方案。

关于功率优化，未来的AI加速器可能需要数千瓦的功率，这对封装内的功率传输提出了巨大的挑战。集成稳压器将发挥关键作用，解决此类问题。台积电开发了一种高密度电感器，这是开发此类稳压器所需的关键组件。因此，单片PMIC加上该电感器可以提供5倍的功率传输密度（相对于PCB级），实现了更加高效的功率传输。

04

未来应用展望：随着人工智能技术的不断发展和深入，预计其将在各个领域中产生广泛的影响和应用。从医疗保健到金融服务，从教育到娱乐业，人工智能都将为人类生活和生产带来新的机遇和挑战。

此外，还有很多创新的应用也需要先进的封装技术的支持。

增强现实眼镜即是一个代表新产品的范例，这类设备需要包括超低功耗处理器、用于 AR 感知的高分辨率摄像头、用于存储代码的嵌入式非易失性存储器（eNVM）、用于空间计算的大型主处理器、近眼显示引擎、用于低延迟射频的 WiFi/蓝牙，以及用于低功耗充电的数字密集型电源管理集成电路（PMIC）。这类产品将为复杂性和效率设定新的标准。

虽然自动驾驶汽车备受关注，但人形机器人的需求也备受关注。其需要大量先进的硅片，而将所有这些芯片集成到高密度、高效能的封装中则至关重要。